Les vias à travers la tranche en cuivre (Cu-TSV) sont une technologie clé pour l’intégration 3D, permettant l’empilement vertical de puces afin d’atteindre une performance accrue, un format réduit et une meilleure efficacité thermique et électrique. Ils sont essentiels pour des applications avancées comme l’intelligence artificielle (IA), le calcul haute performance (HPC), l’Internet des objets (IoT) et l’imagerie médicale, où une grande bande passante et une intégration compacte sont cruciales. Bien que la technologie Cu-TSV soit disponible pour la production sur des plaquettes de 300 mm, elle n’est pas offerte commercialement pour les plaquettes de 200 mm, ce qui limite son adoption dans les marchés utilisant des procédés spécialisés. Les solutions existantes en Europe pour les plaquettes de 200 mm utilisent des vias métalliques qui ne sont pas compatibles avec l’intégration CMOS ni avec un véritable empilement 3D. Le procédé proposé, de type via-last, sur des plaquettes épaisses autoportantes de 300 à 400 µm, comble cette lacune en permettant l’intégration de Cu-TSV sans recourir à une plaquette porteuse. Cette approche facilite l’intégration de capteurs d’image minces ou de MEMS, améliore la stabilité mécanique, réduit le stress thermique grâce à un remplissage partiel en cuivre, et maintient une performance électrique élevée — offrant ainsi une solution évolutive, basée en Amérique du Nord, pour l’intégration hétérogène de prochaine génération.