Conçu pour les ingénieurs en circuits intégrés.
- Nouvelles recrues et ingénieurs en circuits intégrés en début de carrière (0 à 3 ans d’expérience) au sein d’entreprises canadiennes de semi-conducteurs
- Étudiants à la maîtrise ou au doctorat en dernière année souhaitant être prêts à intégrer le marché du travail en conception de circuits intégrés
- Professionnels de l’industrie souhaitant développer leurs compétences de façon structurée en conception d’interfaces haute vitesse et de circuits à signaux mixtes
Présentation du cours
Ce cours avancé présente l’architecture et les principes de conception de circuits des interfaces série haute vitesse utilisées dans les systèmes modernes de communication de données. Les participants étudieront les blocs fonctionnels des émetteurs et des récepteurs, les techniques d’égalisation et les considérations d’intégrité du signal propres aux liaisons série multigigabits fonctionnant à plus de 200 Gbit/s.
Développé avec la contribution d’employeurs canadiens du secteur des semi-conducteurs et du Groupe consultatif sur la formation industrielle (ITAG).
Notes importantes
- Les participants à la formation auront accès à d’autres informations exclusives et confidentielles au cours de la formation ; chaque participant est tenu d’accepter les conditions de l’accord d’accès à la propriété intellectuelle et de non-divulgation au moment de son inscription.
- Outils de CAO/EDA hébergés dans le cloud et fournis par CMC Microsystems. Aucune installation locale n’est requise. Les conditions générales supplémentaires relatives aux licences logicielles s’appliquent.
- Certaines restrictions s’appliquent. Conformément aux conditions générales de Cadence SOFTWARE LICENSE AND MAINTENANCE TERMS AND CONDITIONS FOR TIME BASED PRODUCT LICENSES, ainsi que les avenants relatifs à l’utilisation à des fins académiques (le cas échéant), l’utilisation du logiciel Cadence est réservée aux tiers autorisés et exclut tout concurrent de Cadence. Le respect de ces conditions est obligatoire lors de l’accès aux outils CAO/EDA.
Préalables
- Expérience préalable en conception de circuits intégrés analogiques (obligatoire)
- Notions fondamentales des circuits au niveau transistor (obligatoire)
- Connaissance des outils Cadence pour la simulation de circuits (obligatoire)
- Réponse en fréquence et intégrité du signal (recommandé)
Ce que vous apprendrez
- Comprendre l’architecture des liaisons de communication série haute vitesse
- Analyser les blocs fonctionnels TX et RX au niveau transistor
- Appliquer des techniques d’égalisation et de conditionnement du signal (FFE, CTLE, DFE)
- Analyser les principaux compromis de performance des SerDes : consommation, débit, pertes du canal et complexité des circuits
- Acquérir les connaissances de base nécessaires aux postes d’ingénierie axés sur les SerDes
Sujets couverts
- Architecture des systèmes SerDes et principes fondamentaux des liaisons
- Concepts de conception des étages d’entrée des émetteurs et des récepteurs
- Techniques d’égalisation : FFE, CTLE et DFE
- Génération d’horloge et récupération d’horloge et de données (CDR)
- Dégradations du canal : pertes, interférence intersymbole (ISI) et interprétation des diagrammes de l’œil
- Considérations d’intégrité du signal pour les liaisons multigigabits
- Compromis consommation, performance et surface dans les E/S haute vitesse
- Discussions sur les compromis architecturaux
Horaire hebdomadaire
Semaine | Cours | Laboratoire |
Semaine 1 | jeu. 10 sept. — 13 h à 15 h (HAE) | mar. 15 sept. — 14 h à 15 h (HAE) |
Semaine 2 | jeu. 17 sept. — 13 h à 15 h (HAE) | mar. 22 sept. — 14 h à 15 h (HAE) |
Semaine 3 | jeu. 24 sept. — 13 h à 15 h (HAE) | mar. 29 sept. — 14 h à 15 h (HAE) |
Semaine 4 | jeu. 1er oct. — 13 h à 15 h (HAE) | mar. 6 oct. — 14 h à 15 h (HAE) |
Semaine 5 | jeu. 8 oct. — 13 h à 15 h (HAE) | mar. 13 oct. — 14 h à 15 h (HAE) |
Semaine 6 | jeu. 15 oct. — 13 h à 15 h (HAE) | mar. 20 oct. — 14 h à 15 h (HAE) |
Semaine 7 | jeu. 22 oct. — 13 h à 15 h (HAE) | mar. 27 oct. — 14 h à 15 h (HAE) |
Semaine 8 | jeu. 29 oct. — 13 h à 15 h (HAE) | mar. 3 nov. — 14 h à 15 h (HAE) |
Résultats d’apprentissage
- Décrire l’architecture des liaisons série haute vitesse et expliquer le rôle des blocs fonctionnels TX/RX
- Appliquer des techniques d’égalisation (FFE, CTLE, DFE) et évaluer leurs compromis
- Interpréter les diagrammes de l’œil et évaluer l’intégrité du signal dans les canaux multigigabits
- Comprendre les compromis entre consommation, débit, pertes du canal et complexité des circuits dans la conception de SerDes
Exigences en matière d'équipement
- Portable Windows, macOS ou Linux
- Connexion Internet haute vitesse stable
- Navigateur Web moderne : Chrome, Edge, Firefox ou Safari
- Accès VPN / SSH / Bureau à distance / VNC, au besoin
- Minimum de 8 Go de mémoire vive (RAM), 16 Go recommandés
- Adaptateur secteur pour une journée complète de formation
Instructeur
Glenn Cowan
Instructeur Principal
Professeur, Génie électrique et informatique, Université Concordia
Glenn Cowan a obtenu son baccalauréat ès sciences appliquées (B.A.Sc.) à l’Université de Waterloo, au Canada, ainsi que sa maîtrise (M.S.) et son doctorat à l’Université Columbia, à New York, en 2001 et en 2005 respectivement.
En 2005, il s’est joint au département des technologies de communication du centre de recherche IBM T. J. Watson, à Yorktown Heights (New York). Ses activités de recherche portaient notamment sur les circuits CMOS pour les communications à haut débit, la conception en vue de la fabricabilité et les circuits de mesure de la variabilité des procédés. En 2007, il s’est joint au Département de génie électrique et informatique de l’Université Concordia, à Montréal (Québec), où il est professeur. À Columbia, M. Cowan a reçu en 2003 le prix Outstanding Student Designer d’Analog Devices. En 2005, il a reçu le prix Eliahu I. Jury de Columbia, qui souligne l’excellence d’un étudiant des cycles supérieurs dans les domaines des systèmes, des communications ou du traitement du signal. Ses recherches actuelles portent sur les circuits à signaux mixtes à faible consommation pour les applications biomédicales et les communications filaires, ainsi que sur le calcul à signaux mixtes.
Le professeur Cowan cumule plus de 20 ans d’expérience en conception de circuits intégrés à signaux mixtes pour des applications allant du calcul analogique VLSI programmable à l’acquisition de signaux biomédicaux, aux communications filaires et à l’électronique de puissance pour applications industrielles. Ses travaux en calcul analogique ont suscité au XXIe siècle un regain d’intérêt pour le calcul analogique VLSI. Il a exploré divers schémas en mode rafale pour réduire la consommation, des récepteurs optiques à égaliseur, des conceptions haute vitesse sans inductance, l’analyse et l’optimisation du bruit et, plus récemment, des circuits d’attaque pour modulateurs à microanneaux et leur stabilisation thermique. Son expertise dans ce domaine est présentée dans son récent ouvrage, Mixed-Signal CMOS for Wireline Communication, publié en 2024 par Cambridge University Press.
Anatoly Syutkin
Instructeur de laboratoire
Anatoly Syutkin a obtenu son baccalauréat en génie (B.Ing., 2018) et sa maîtrise ès sciences appliquées (M.Sc.A., 2021) à l’Université Concordia, à Montréal, au Canada. Il est actuellement doctorant en génie électrique et informatique sous la supervision du professeur Glenn Cowan.
Ses recherches portent principalement sur la conception de circuits intégrés analogiques et numériques évolutifs, efficaces et robustes pour le calcul neuromorphique. Ses travaux combinent des simulations de réseaux de neurones au niveau système et des conceptions au niveau transistor. Il s’intéresse également aux circuits pour les communications à haut débit, à la conception de filtres analogiques et au calcul à base d’oscillateurs. Il a souvent été auxiliaire d’enseignement et démonstrateur de laboratoire pour des cours d’électronique et de VLSI à l’Université Concordia.
